PATENT ABSTRACTS OF JAPAN

(11) Publication number.

03062094 A

(43) Date of publication of application: 18 . 03 . 91

(51) Int. CI

G09G 3/36 H04N 5/66

(21) Application number: 01198872

(22) Date of filing: 31 . 07 . 89

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

TAKAHASHI ATSUSHI

CHIBA MIO **TERONAI YUUJI** SUGANO HIROMASA


(54) GRADATION DISPLAY DRIVING CIRCUIT OF ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

(57) Abstract:

PURPOSE: To provide gradation reproducibility and to reduce electric power consumption by providing an analog/digital converting circuit and a pulse width modulating driver.

CONSTITUTION: The A/D converting circuit 40 converts an analog video signal to a digital video signal and applies the digital video signal to the pulse width modulating driver 60. The pulse width modulating driver 60 activates the data signal at the timing coinciding with the activation period of a scanning signal and supplies the data signal via an active element to a liquid crystal cell so that the gradation display of good reproducibility is executed. The pulse width modulating driver 60 acts to lower a driving frequency by executing the data shift in the data output period by the latch function thereof. The driving with the low-driving frequency is possible in this way and the electric power consumption is reduced.

COPYRIGHT: (C)1991,JPO&Japio



THIS PAGE BLANK (USPTO)

Japanese Publication for Unexamined Patent Application No. 62094/1991 (Tokukaihei 3-62094)

A. Relevance of the Above-identified Document

This document has relevance to <u>claims 1</u> through 37 of the present application.

B. Translation of the Relevant Passages of the Document

[CLAIMS]

[CLAIM 1]

A tone display driving circuit for an activematrix liquid crystal display device, comprising:

...; and

a pulse width modulating driver for generating a data signal of a pulse width having an active period which coincides with an active period of the scanning signal, so as to supply the generated data signal to the data electrodes.

[CLAIM 2]

The tone display driving circuit for an activematrix liquid crystal display device as set forth in claim 1, wherein a pulse width modulating driver ... and generates a data signal of a pulse width having an inactive period which coincides with an inactive period of the scanning signal, so as to supply the generated data signal to the data electrodes.

THIS PAGE BLANK (USPTO)

母日本國特許庁(JP)

00 特許出頭公開

₿公開特許公報(A)

平3-62094

Mint Cl. 1

意则配导

厅内签理番号

@公開 平成3年(1991)3月18日

G 09 G H 04 N

102 B

8621 -5C 7605-5C

審査請求 未請求 請求項の数 4 (全は頁)

会発明の名称

アクテイプマトリクス型液晶表示装置の階調表示駆動回路

蜀 平1-198872

平1(1989)7月31日

伊 明 7 生 伊発 男 2 8 8 母発 男 11 **73** 冲電気工業株式会社 人 の出 舞

夏京都港区之ノ門 1 丁目 7 季12号 沖電気工業株式会社内 東京都港区北ノ門 1 丁目 7 番12号 沖電気工業株式会社内 東京都港区走ノ門 1 丁目 7 番12号

神包员工業株式会社内

東京都港区虎ノ門 1 丁目 7 番12号 沖電気工業株式会社内 東京都港区北ノ門1丁目7番12号

弁理士 精本 の代理人

1. 発明の名称

アクティブマトリクス型液晶表示装置の増調表 示解独同路

2. 特許請求の範囲

1. 走並電差とデータ電極の直文循所に接続され たアクティブ第子及び液晶セルがマトリクス状に 配置された液晶パネルに対して、前記走査電極に 走宝信号を供給すると共に、前記データ電径に所 定パルス幅のデータ信号を供給して、前記波晶パ ネルの陰調表示部動を行うアクティブマトリクス 型液温表示整理の影響表示態動態路において、

アナログビデオ信号をディジタルビデオ信号に 交換して出力するアナログノディジテル変数回路

賞皇ディジタルビデオ担号をシフトしてラッチ し、慇懃制御用クロックは中に基づきパルス構築 四し」前記走並信号の活性化期間と一致した活性 化開間を有するパルス概のデーラ信号を生成して 御記データ電腦へ供給するパルス物文場ドライバ 2 £ .

設けたことを特徴とするアクティブマトリクス 星液晶表示装置の臀調表示原動回路。)

2. 請求項1 記載のアクティブマトリクス型液晶 表示装置の階調表示驱動回路において、

前記パルス振雯頭ドライバは、

講記ディジタルビデオ信号をシフトしてラッチ し、樽間割御用クロックは号に基づきパルス国交 講し、「研記走型爆号の非活性化期間と一致した非 活性化期間を有するパルス質のデータは号を生成。 して何紀データ電話へ供給する様式にしたアクデ ィブマトリクス型波温表示装置の発展表示駆動画 #J

3. 請求項1または2包収のアクティブマトリク ス型液晶表示装置の臀調表示電動回路において、

一定周期のクロックパルスにより計数動作して 複数の分周パルスを出力するカウンタと、剪記カ ウンタの出力パルスで指定されたアドレスの記憶 データを出力するメモリとで、

存記パルス福文選ドライバに入力する周興制御

開クロックほうを生成するアクティブマトリクス 型液晶表示装置の腎調長示癌整回路。

4. 追求項3 記載のアクティブマトリクス型液晶 表示表面の確調表示感動包含において、

(前記液晶セルの通過率とビデオ信号とがほぼ比 例関係となるように各環調レベル症の前空管調剤 部用クロックは号のベルニゼを設定したデータを、 子の前記メモリに格納しコアクティブマトリクス 型液晶表示装置の脊縄に示照数回路。)

3. 発明の詳細な災点

(産業上の利用分野、 本発明は、液品・型動するためのトランジスタ 等のアクティブをデを各面素に配置したアクティ プマトリクス型 正晶表示装置の階類表示服勢回路 に関するものである。

(従来の技術)

逆来、ニハような分野の技術としては、例えば テレビジャノ学会誌、<u>42</u>[1] (1988) P. 23-29に記載されるものがあった。

一般に、夜島表示装置は、液晶を懸動するため

れた複数の走空電極(ゲート線ともいう)【2ー 1~12-4…とを、有している。データ電弧1 1-1-11-4…6走査電極12-1-12-4…と 7名文法箇所には、スイッチング禁子、例 えば「モルファスSi浮感トランジスタ(以下。 TFTという)13及び渡品セル14がそれぞれ ひょられている。TFT13のソースはデータ電 áに、ゲートは走査電話に、ドレインは液晶モル 14に、それぞれ根据されている。

このような波晶表示装置における世来の器型級 示品動団路は、次のように構成されている。

第3回は、第2回に当けるメドライバ20の出 力であるデータ信号VS(=VSL、VS2、…) と、Yドライバ21の出力である定益信号VG (≠VG1, VG2, m, VGn) のタイミング チャートである。走査信券VGは、1水平周期時 間のオン信号(活性化信号)が1受直周期後に基 り述される信号である。データ信号VSは、ビデ オ信号に応じた電圧の信号で、定弦信号VGがオ ンとなるタイミングに含わせてメドライバ20か

のトランジスタ等の存取第一を各種語に配置する アクティブマトリクス型と、各種素の表品材料を 直接外部から時分が駆動する単純マトリクス型と に、大朋される。また、アクティブマトリクス用 の希子としてトランジスタと及方偶性ダイオード があり、その中でも、用いる材料により規模類か に分類される。

袋来のアクティブマトリクス型液晶表示装置に おいて、その時間表示方法には、例えば可証文献 に記載されているような電圧交換方式がある。そ の一例を第2回に示す。

第2回は、従来の3項子のアクティブマトリク ス型液晶表示機道を示す基本構成因である。

この液晶表示装置は、液晶パネル10を備え、 その液晶パネル10には、表示のデータ信号を出 力する水平方両のXドライバ20と、定立信号を 出力する垂直方向のイドライバ21が接続されて いる、液晶パネル10は、Xドライパ20に接続 された複数のデータ電路(ソース様ともいう)1 1-1~11-4…と、Yドライバ21に接続さ

ら出力される。このデータ信号VSは、第4因及 び第6図の回路で生成される。

第4回は、従来のビデオ信号処理回路の一様成 例を示すプロック図である。

このピデオ信号是理回路は、R(レッド)、G (グリーン)、B (ブルー) それぞれのアナログ ビデオ信号を、第5回に示す液晶の光学特性に含 わせ、また交流事務できる信号に突張する回路で ある。この回義に思いて、R、G、Bそれぞれの アナログビデオ塩号は、アンプ30-1~30-3で増幅した後、位相分割回路31-1~31-3により、正価性のビデオ信号(入力されたビデ 才信号と同俗性)と、貝領性のビデオ信号(入力 されたビデオ協守と重極性)を生成する。フリッ プフロップ回路(以下、FFという)33は、量 區内期信号の周戌で低性が反転するほうを出力切 映回路32-1~32-3へ出力する。すると、 出力切換回路32-1~32-3は、正または負 の任性の選択を行い、一方の極性のピデオ協号V IDEOA、VIDEOB、VIDEOCを出力

徳間平3-62094 (3)

する

ここで、ビデオ信号VIDEOA、VIDEO 8、VIDEOCは、その後傷が、第5回に示す 液晶の電気光学特性における透過率の立上がる関 値電圧Vthと波過率が飽和する電圧Vsat局 の電圧組立Vに対応するように、コントラストを 調整し、また、ビデオ出力の下端レベルがVを と一致するようにブライトネスを調整する。この ようなビデオ信号VIDEOA、VIDEOB。 VIDEOCは、第6回の回路に入力される。

第6回は、第2回のXドライバ20の一構成例 を示す回路図、第7回は第6回の動作波形図である。

このXドライバ20は、60ビットのデイナミックシフトレジスタ21、レベルシフタ22、60層のスイッチ23、60層のコンデンサ24、60層のパッファ25、及び電流源26で構成されている。なお、COMは共通場子、HO60は 選子、OEは出力イネーブルは号、STHは水平 定変スタートバルス、CPHは水平シフトクロッ

ク、TSTはテスト信号、Va. VB8I~VB B3、VDD、VSSは電圧、VS1~VS60 はデータ信号である。

このスドライバ20において、60ビットのグ イナミックシフトレジスタ2しのオン出力は、水 平定室スタートパルスSTH入力後、水平シフト クロックにより順次シフトされていく。シフトレ ジスタ22の出力は、レベルシフタ22を介して スイッチ23に印加され、そのスイッチ23のオ ン状態が順次走空されていく。サンアルホールド 期間において、スイッチ23がオン状態になると、 サンプルホールド回路としてのコンデンサ24に、 ビデオは号VIDEOA、VIDEOB、VID EOCに比例した量の電荷が著稿(サンプルホー ルド)される。所定の西郷数分のサンプルホール ドが終了した後、データ出力期間において、出力 イネーブル信号OEが"H" レベルになると、ビ デオ信号VIDEOA. VIDEOB. VIDE OCに比例した電圧のデータ信号VS1~VS6 ロがパッファ25から出力される。そのため、サ

ンプルホールド期間とデータ出力期間が、時間的に重ならないようにしなければならない。何えば、1水平周期63.5 μsにおいて、20μsの時間、確定データを出力するには、サンプルホールド期間は43.5 μs以下となる。1水平所期内でのサンプリングデータ数を640とすると、水平シフトクロックCPHの間波数は640/43.5 = 14.7 MHz以上となる。

このXドライバ20から出力されたデータ信号 VS1~VS60は、第2回のデータ電通11~ I~11-4…を介して各TFT13のソースに 印加される。また、この各TFT13のゲートに は、定空電極12~1~12-4…を介して走空 但号VG1~VG4…がそれぞれ印加される。

第2回において、走空は号VGが下下T13の ゲートに印加されると、その下下T13のソース ・ドレイン関がオン状態となり、その下下T13 を介してデータは号VSが液晶モル14に印加される。この動作波形図が第8回(a)、(b)に示されている。 第8図(a)。(b)に示すように、例えばデータ信号VS1がTFT13のソースに印加されると、そのデータ信号VS1の電圧に比例した電荷がある時定数をもって液晶セル14に蓄積されていく。是空信号VGがオフ状態になると、TFT13のソース・ドレイン間が非導通状型となり、その時間までに蓄積された電荷が保持され、その電声に比例したデータ信号VS1の電圧が液晶セル14に印加される。他の電圧のデータ信号VS2の場合についても、同様である。

第9回は波晶の電気光学特性図であるが、この 図に示すように、ビデオ信号電圧と液晶の相対過 過事との関係は、比例関係とならず、暗いレベル と明るいレベルで、透過率が他和してしまう。 (発明が解決しようとする課題)

しかしながら、上記の第2回、第4回及び第6回に示すXドライバ20、Yドライバ21及びビデオは号処理回路で構成される附頭表示駆動回路では、次のような課題があった。

(i) 第9回に示すように、ビデオは今電圧と

特周平3-62094 (4)

液晶の相対 空過率との関係、つまり液晶の電気光 学特性は、比例関係とならず、暗いレベルと明る いレベルで 透過率が 整和してしまい、その暗いレ ベルと明るいレベルでの 確調表現の 再現性が不十 分で、面像品質が劣化するという 同題があった。 (ii) 第7 図に示すように、サンアルホールド 腸臓とデータ出力 期間とを 後立に 赤たなければな らない。そのため、第6 図の ダイナミックシフト レジスタ21において、データをシフトする水平

らない。そのため、第6辺のダイナミックシフト レジスタ21において、データをシフトする水平 シフトクロックにPHの服動周波数を大きくする 必要がある。ところが、一般に駆動周波数が増す と、消費電力が大きくなるため、発調表示駆動回 器の消費電力が大きいという問題があった。そっ て、技術的に充分消足のゆくものが得られなかった。

本発明は前記浸来技術が持っていた課題として、 暗いレベルと明るいレベルでの階調再現住が十分 でない点と、高い駆動周波登のために消費電力が 大きくなってしまう点について解決したアクティ ブマトリクス型液晶表示装置の階質表示駆動国路

ラッチし、階調朝御用クロック信号に基づさパルス協変領し、前記定宣信号の非活性化期間と一致した非活性化期間を有するパルス幅のデータ信号を生成して前記データ電極へ供給する構成にしたものである。

第3の発明は、第1または第2の発明において、 一定周期のクロックバルスにより計数動作して複数の分間パルスを出力するカウンタと、調配カウンタの出力パルスで指定されたアドレスの記憶データを出力するメモリとで、前記パルス概葉領ドライバに入力する階級網額環用クロック信号を生成する構成にしたものである。

第4の発明は、第3の発明において、第2液晶 セルの透過率とビデオ信号とがほぼ比例関係となるように各層調レベル毎の前記管調制算用クロック信号のパルス値を設定したデータを、予め前記 メモリに格納したものである。

(作用)

第1の発明によれば、以上のように発調表示機 韓国語を構成したので、A/D交換国籍はアナロ を提供するものである。 (課題を解決するための手段)

育記録題を解決するために、第1の差明は、定 **査包括とデータ包括の直交箇所に接続されたアク** ティブ電子及び液晶セルがマトリクス状に配置さ れた液晶パネルに対して、剪配走空電極に走査信 **ラを供給すると共に、例記データ電道に所定パル** ス福のデータ信号を供給して、蔣記渡品パネルの 層調表示駆動を行うアクティブマトリクス型液晶 表示装置の階調器示略効回路において、アナログ ビデオ信号をディジタルビデオ信号に変換して出 力するアナログ/ディジタル交換回路(以下、A /D交換回路という)と、前記ディジタルビデオ 信号をシフトしてラッチし、階調制御用クロック 信号に基づきパルス構変調し、商記走査信号の活 性化期間と一致した活性化期間を有するパルス基 のデータ信号を生成して前記データ電極へ供給す るパルス模変調ドライバとを、設けたものである。 第2の発明は、第1の発明のバルス構変調ドラ イパを、食記ディジタルビデオ信号をシフトして

グビデオ信号をディジタルビデオ信号に変換し、そのディジタルビデオ信号をバルス幅変調ドライバに与える。 ベルス幅変調ドライバは、走査信号の活性化期間と一致するタイミングで、データ信号を活性化させ」そのデーク信号を、アクティブ電子を介して混乱セルに供給し、再現性の良い階調表示を行わせる。また、バルス區変調ドライバは、そのラッチ機能により、データ出力期間中におけるデータシフトを行って驱動用波数を低減させる動きがある。

第2の発明におけるパルス幅空調ドライバは、 「世室は号の非透性化期間と一致するタイミングで、 データは号を非活性化し」そのデータは号を、ア クティブ電子を介して液晶セルに供給することに より、第1の光明とほぼ同様の働きをする。

第3回。第4回の発明では、韓調制物用クロック信号のパルス幅により、韓調レベルを変えて再 理性の同上が図れる。

使って、前記頭頭を解決できるのである。 (実施例)

特別平3-62094 (5)

第1回は本発明の実施例を示すアクティブマト リクス型液晶表示装置における階面表示基準回路 の模部の構成プロック図である。

本実施的において、アクティブマトリクス型液 品表示装置の基本構成は、従来の第2回のものと 同一である。本実施例では特に、第2回のXドラ イバ20に代えて、第1回のA/D型激超40、 クロック生成回路50及びバルス構変調ドライバ 60を設け、その第1回の回路と第2回のYドラ イバ21とで、階調表示歴動回路を構成している。 A/D変換部40の構成プロック図が第10回に、 クロック生成回路50の構成プロック図が第11 回に示されている。

第10回のA/D交換部40は、R. G. Bのアナログビデオ信号を奇技の4ピットディジタルビデオ信号のD0~OD3と関数の4ピットディジタルビデオ信号ED0~ED3に交換する団路である。このA/D交換部40は、アンデ41~1~41~3、出力切換回路42及びA/D交換回路43~1、43~2で構成され、そのA/D

に応じたパルス福の80ビットデータ信号VS1~VS80を第2図のデータ電話11~1~11 -4…へ出力する回路である。

このパルス福変調ドライバ60は、水平定空スタートパルスSTAにより動作を開始して水平シフトクロックCPによりディジタルビデオ協号ED0~ED3、OD0~OD3を取込む2個の4ビット×40のシフトレジスタ61、62を有し、60シフトレジスタ61、62の出力順に、80ビット×4のラッチ回路63、階調網的564、80ビットのレベルシフタ63、及び80種の4レベルドライバ66が清視されている。ラッチ回路63は、ロード信号しOADにより、シフトレジスタ61、62の出力をラッチする回路である

階調制部数64は、ラッチ団路63の4ビット 出力データ(16進数で0~F)及び層調制御用 クロックは号CPGにより決定されるパルス頃の 閉調信号S64を出力する回路であり、カウンタ 及びゲート回路等で構成されている。レベルシフ 支援団路43-1,43-2の出力側が第1回の パルス振変到ドライバ60に接続されている。

第11四のクロック生成回路50は、閉調制師・ 用クロック信号CPGを生成する回路であり、ク ロック発生回路51を有し、そのクロック発生回 跨31の出力とリセット信号Rでがパイナリアッ アカウンタ52-1に接収されている。パイナリ アップカウンタ52-1の出力とリセット信号R てがパイナリアップカワンタ52-2に投稿され、 そのバイナリアッアカウンタ52-1、52-2 の出力がメモリラ3に接続されている。メモリラ 3の出力は、啓寺選択用のマルチプレクサ54を 介してパッファララに提起されている。マルチア レクサラ4の割御塩サ塩子A、B、Cには、抵抗 番うら及びスイッチ団路37が接続されている。 パッファミラから出力される窓調制御用クロック 世等ごPGは、第1回のパルス概変調ドライバ6 口に供給される。

第1四のパルス概変調ドライバ60は、ディジ タルピデオ選号EDO〜ED3、ODO〜OD3

ク65は、切損信号DFにより、階調信号S64のレベルをシフトする機能を有している。ドライバ66は、4レベルの選用V1. V3. V4. V EEに基づき、レベルシフタ65の出力を駆動して80ピットのデータ信号VS1~VS80を出力する回路である。

なお、第1回のVDDは電源電圧、VSSは接地電位、ENDは決段接続用の第子である。

以上のように構成される層調表示驱動回籍の動作を説明する。

第12回は、第2回のYドライパ21の出力である走産信号VG(=VG1, VG2..... VGn)と、第1回のパルス構要調ドライバ60の出力であるデータ信号VS(=VS1, VS2.... VS30)とのタイミングチャートである。走在信号VGは、1量直周期毎に過速される信号で、その活性化状態(オン状態)は第2回の走室電面12-1-12-2-12-3----と順次走壺されていく。走空信号VGのオン状態のタイミングに合わせて、データ信号VSがデータ電面11-

特別平3-62094 (6)

1-11-4…に印加される。このようなデータ 留号VSは、次のようにして生成される。

第1団及び第10回のA/D交換基40におい て、R、G、Bそれぞれのアナログビデオ位号は、 第10回のアンア41-1~41-3で増幅され、 出力切換回路42で、例えば出力増テο u t1か らRビデオ信号を、また出力増予out2からは Gビデオ信号をそれぞれ出力する。R. ロビデオ 信号出力後は、B. Rビデオ信号一G. Bビデオ 信号一R、Gビデオ信号-----と順に出力されてい く。出力増子のロモル、ロロモ2から出力された ビデオ煌寺は、各A/D交換回路43-1.43 - 2 でそれぞれ 4 ピットの奇数ディジタルビデオ 送手OD0~OD3及び例数ディジタルビデオ信 毎EDO~ED3に交換される。この時、A/D 受換回路43-1.43-2に入力されるビデオ 位号は、そのA/D交換回路43-1,43-2 のダイナミックレンジの範囲内に入るように、ア ンア41-1~41-3で調整されている。

このようにして得られた2つの4ピットディジ

ここで、階類斜脚用クロック体号CPGは、第 11図のクロック生成回路50で作られる。

即ち、第11回のクロック発生回路51から出 力されたクロックパルスは、パイナリアップカウ ンタ52-1に入力される。パイナリアップカウ ング52-1と52-2は選択侵債され、さらに それらのパイナリアップカウンタラ2-1.52 ー 2のリセット増予Rには、ロード信号LOAD の福性を反転したリセット信号RTが入力される。 パイナリアップカウンタラ2ー1,52-2は、 リセット信号RTを基準としてクロック売生団路 51からのクロックによりカウントアップし、出 力喝子A、B、C、Dから、複数の分間パルスを メモリラ3のアドレス入力増予A0~A7へ出力 する。メモリ53は、アドレス入力増子A0~A 7に入力された指定アドレスに対応して、 記憶デ ータを出力端子Q1~Q8から出力する。その各 出力は、リセット信号RTの1周期内で、14番 のパルスで構成される信号となるように、メモリ 53の記憶データを設定する。

タルビデオは号ODO〜OD3、EDO〜ED3 を第1のパルス幅変調ドライバ6C中のシフトレジスタ61。62へ入力すると、パルス幅変調ド ライバ60は第13図に示す動作波形図のような 動作を行う。

理ち、シフトレジスタ61.62は、水平茂道スタートパルスSTAにより動作を開始し、水平シフトクロックCPに従って、2つの4ビットディジタルビデオ信号EDG〜ED3、ODG〜OD3のシフトしていく。4ビットディジタルビデオ信号EDG〜ED3、ODG〜OD3のシントとでは1、62内に恰前された表示データトレジスタ61、62内に恰前された表示データがラッチ回路63にラッチされる。党国制御部64は、入力された4ビットデータ(16進数で0〜F)及び階級場合4ビットデータ(16進数で0〜F)及び階級場の跨国信号S64をレベルシフタ65へ出力する。

メモリ53の出力増子Q1~Q3からの出力は、マルナアレクサ54の入力増予X1~X3に入力される。一方、マルチアレクサ54における制御増子A.B.Cの入力信号は、スイッチ57で決定される。スイッチ57を閉じると、制御増子A.B.Cは接地されて"し"レベルとなり、スイッチ57を閉ぐと、その制御増子A.B.Cは抵抗器56で電源電圧VCCへ引上げられて"H"レベルとなる。制御増子A.B.Cに入力されるは号の状態により、入力増子X1~X3のうち1つが選択され、出力増子子より出力される。出力増予Yの出力は、パッファ55を介して、配調制作用クロック信号CPGの形で出力され、第1国の関連製物464へ送られる。

なお、ラッチ回路63に入力されるロード信号 LOADは、脅調信号出力のリセット信号ともなっている。

次に、第14回を参照しつつ、股関制前部64 における階類位号564のパルス幅の決定につい て説明する。なお、第14回は第11回の開調タ

特別平3-G2094 (7)

イムナャートである.

階類制御部64において、ロード区号LOAD により階類信号S64がリセットされると、その 魔旗は寺S64がオン状態となる。例えば、魔調 制御部64に、16進数表示で"O"の4ピット データが入力されると、階調信号564はオフ状 態となる。16進数表示で"1"の4ピットデー タが入力されると、ロード宮子LOADから数之 て1パルス国のクロック信号CPGで、贈訓信号 S64がオフ状態となり、次のロード信号LOA Dで、オン状態となるパルス層の障害信号S64 が出力される。以下海域にして、1.6進数で"F" まで、4ピットデータに応じたパルス様の確認性 号564が待られる。このような階調信号564 は、80ピットのレベルシフタ65を介して4レ ベルのドライバ66に入力され、液晶セル駆動用 のデータ信号VS1~VS80に交換されて第2 図のデータ電信してー1~11~4へ送られる。

ここで、第1回のパルス福雯調ドライバ60内 には、ラッチ回路63が設けられているため、デ ータ出力期間中に、何時にデータシフトをすることができる。そのため、1水平周期期間(例えば、63.5μs)すべてをデータシフト時間に当てることができ、駆動周波数を低くして電力消費量を少なくできる。例えば、転送データ数が640とすると、1クロックで8ビット、即ち2データ分を転送できるので、(640÷2)+63.5msMHzとなる。

第2回において、Yドライバ21からの定型は サVG1、VG2、…が、定章電番12-1、12-2…を介して下下T13のゲートにオン状態の電圧を印加する。この時、定空電を12-1、12-2…と電気的に接続された下下T13のソース・ドレイン間が導通状態となる。ビデオ信号に応じたパルス幅のパルス幅変調ドライバ60からのデータ信号VS1、VS2、…は、データ電を11-1、11-2、…を介して下下T13のソースに印旋される。定定信号VGとデータ信号 VSのタイミングは、第15回に示すタイミングとなっている。

「即ち、第1回の階調制御邸64により、走査信 号VGがオンとなる時間と、データは号VSがオ ンとなる時間を一致させている。例えば、走墜は 号VGのパルス幅がTH、データ信号VSのパル ス幅がも1の時、走空信号VGがオンすると薄時 に、データ信号VSがオンとなるようにしている。 このようなタイミングにおいて、走去信号VGが オン状態で、データ信号VSがオン状態となると、 第2回の液晶セル14にある時定数をもって電荷 が蓄積されていく。定立信号VGがオンで、デー タ信号VSがオフとなると、液晶セル14に薔薇 された電荷が放電され始める。使って蓄積電資金 は、時間と共に減少する。その後、電流信号VG がオフとなると、TFT13は非導通状態となり、 その時点までに容赦された電荷が保持され、電子 量に応じた電圧VIが液晶セル14に印加され境 ける。データ信号V Sのパルス幅がも 2の時も、 同様にして、そのパルス幅に応じた電圧∨2が流 品セル14に印加されることとなる。) / へ アルス個と滅品の通過率の関係は、第16個の

電気光学特性図のようになっている。使って、第 16図の特性からパルス隔を決定することにより、 つまり第14図において、クロックは号CPGの パルスの設定を第16図の特性に合うようにクロック主成回路50内のメモリ53にデータを書込むことで、第17図の電気光学特性図に示すよう に、ビデオ信号と液晶セル14の透過率とが比例 関係になるようにすることができ、再現性に優れ た強調表示を得ることができる。

また、クロック生成回路50内のマルチプレクサ54の制御信号をスイッチ57で変え、入力場子X1. X2. …。 X8のうち所望の信号を選択したり、あるいはメモリ53のデータを変えることで、所望の階調特性を得ることができる。

次に、本発明の他の実施例を第18四〜第20 図を参照しつつ説明する。

なお、第18回は第11回の他の程調タイムキャート、第19回は定直は子とデータほ子のタイミング回、及び第20回は液晶の電気光学特性図である。

特局平3-62094 (8)

第1回の船間前御器64において、船間は号S 64の他のパルス幅の決定について提明する。

第18回に示すように、階調研算部64におい て、ロード位号LOADにより階間信号S64が リセットされると、その階調信号S64は非通性 化状態(オフ状態)となる。次に、例えば、階調 前別部64に16連数表示で"0"の4ビットデ ータが入力されると、耐調信号S64はオフのま まである。16進数表示で"1"の4ピットデー タが入力されると、ロード信号LOADから致え て14パルス音のグロック信号CPGで階調信号 S64がオンとなり、次のロード信号LOAOで オフとなるパルス幅の階調信号S64が出力され る。16連数表示で"2"の4ピットデータが入 力されると、L3パルス目のクロック信号CPG で磨縄は号S64がオンとなり、次のロードは号 LOADでオフとなるパルス帳の障碍信号S64 が出力される。以下同様にして、16萬数で"F" まで4ピットデータに応じてパルス幅の階調信号 S64が得られる。

度型信号♥Gがオンで、データ信号♥Sがオンとなると、液晶セル14に電荷が蓄積され始める。 書積される電荷量は、時間と共に増加する。

その後、定弦は号VGがオフとなると、下下下 13は非導通状態となり、その時点までに審積された電荷が保持され、電荷量に応じた電圧V1が 液晶セル14に印描され続ける。データ信号VSのバルス幅がも2の時も、両線にして、バルス幅に応じた電圧V2が液晶セル14に印加されることとなる。

バルス概と波晶の透過率の関係は、第20図のようになっている。使って、上記天施例と同様に、第20図の特性からバルス概を決定することにより、即ち第18図においてクロック等号CPGのバルスの設定を第20図の特性に含うように、第11回のメモリラ3にデータを書込み、ビデオは号と液晶セル14の透過率とが比例関係になるようにすることができ、それによって再現性に優れた関連表示を得ることができる。

なお、本発明は図示の実施例に展定されず、例

このようにして得られた登湖利御部64からの階調信号S64は、上記実施例と同様に、80ビットレベルシフタ65を介して4レベルドライバ66に入力され、液晶セル場動用のデータ信号VS1~VS80は、第2回のデータ電極11-1、11-2、…そ介して下下13のソースに印加される。TFT13のゲートに印加される走査信号VGと、データ信号VSとのタイミングが第19回に示されている。

第19国に示すように、バルス區変調ドライバ 60は、芝産信号VGがオフとなる時間とデータ 信号VSがオフとなる時間とを一致させている 例えば、定連信号VGのバルス間がセ2、データ 信号VSのバルス幅がモ1の時、定変信号VGが オンとなってから、時間(セ2ーセ1)技に、データ信号VSがオンとなるようにしている。この ようなタイミングにおいて、定立信号VGがオン 状態で、データ信号VSがオフ状態の期間(セ2ーセ1)は液晶セル14に電荷が著積されない。

えば液品パネル10のアクティブ素子をTFT13に代えて、他のトランジスタや、あるいは双方同性ゲイオード等に置き換え、それに応じてパルス幅を選ドライバ60やYドライバ21等の回路を他の函路構成に変形する等、種々の変形が可能である。

(発明の効果)

以上詳細に説明したように、第1の元明によれば、アクティブ探子がオン状態で、それに印加されるデータ信号が非活性化状態になる時、液晶セルに充電された電荷がある時定数をもって放電するという特性を利用し、パルス偏要選ドライバによって液晶セルに印加するデータ信号のレベルを制御して階調表示を行うようにしたので、次のような効果が得られる。

- (a) 液晶セルの電気光学特性に影響されない 優れた階調表示の再現性が得られる。
- (b) バルス種変調ドライバは、ラッチ機能に より、データ信号出力期間中に国時にデータシフトできるので、低極効用波数で駆動でき、電力消

7周年3-62094 (9)

黄星の低減化が図れる。

第2の発明によれば、アクティブ選子が導通状態となってから、液晶セルに印描されるデータは 中の電圧レベルが絶和するまでに要する時間を判 用し、パルス幅変調ドライバによって液晶セルに 印加するデータは今のレベルを朝却して階級表示 を行うようにしたので、前記(a)。(b)と関 様の効果が得られる。

第3 当上が第4 の免明では、メモリのデータの 設定により、再現性に優れた所望の韓調特性を得 ることができる。


4. 図面の番単な説明

第1回は本発明の実施例を示す階間表示原動回路の要部の構成プロック図、第2回は健康のアクティブマトリクス型液晶表示装置の資本構成図、第3回は第2回のタイミングチャート、第4回は健康のビデオは号処理回路の構成プロック図、第5回、第9回、第16回、第17回及び第20回は混晶の電気光学特性図、第6回は第2回のメドライバの構成図、第7回は第6回の勢作改形図、

第8図(a).(b)は第2図の動作後即図、第10回は第1図のA/D受損部の構成プロック図、第11回は第1図のクロック生成回路の構成プロック図、第12回は本実施例の定金信号とデータ信号のタイミングチャート、第13回は第1回の動作波形図、第14回は第11の階調タイムチャート、第15回は本発明の表施例の定金信号とデータ信号のタイミング図、第18回は第11回の走の附講タイムチャート、第19回は本発明の危の異雄例の定金信号とデータ信号のタイミング図である。

10…液晶パネル、11-1~11-4…データ電極、12-1~12-4…定度電積、13… TFT、14…液晶セル、20…Xドライバ、2 1…Yドライバ、40…A/D交換師、43-1、 43-2…A/D交換回路、50…クロック生成 囲路、53…メモリ、60…パルス偏変調ドライバ、61、62…シフトレジスタ、63…ラッナ 回路、64…詹調料節部、65…レベルシフタ、66…ドライバ。


の:パルス感覚的ドライバ



第1図

-841-

特間平3-62094(10)








表 2 選




-842-


货赠平3-62094(11)



男 2 図のX ドライバ 第6図



特局平3-62094 (12)





-844-

第 14 図

⊋

特周平3-62094 (13)





-845 -

特國平3-62094 (14)

